狠狠色婷婷久久一区二区,岳毛多又紧做起爽,久久精品青草社区,精品一区二区三区在线视频,色综合99久久久无码国产精品

　　清華(hua)大學集成(cheng)(cheng)(cheng)電路學院教(jiao)授(shou)吳華(hua)強、副教(jiao)授(shou)高濱(bin)基(ji)于存(cun)算一體(ti)計算范式，在支持片上學習的憶阻器存(cun)算一體(ti)芯(xin)(xin)片領域取(qu)得重要突破(po)，研究(jiu)成(cheng)(cheng)(cheng)果以“面向(xiang)邊(bian)緣學習的全(quan)集成(cheng)(cheng)(cheng)類腦憶阻器芯(xin)(xin)片”為題發表在《科學》（Science）期(qi)(qi)刊上。該成(cheng)(cheng)(cheng)果近期(qi)(qi)入選“2023年清華(hua)大學最受師生關注的年度(du)亮點(dian)成(cheng)(cheng)(cheng)果”，其(qi)架構原理的創新對高性能芯(xin)(xin)片的發展(zhan)具有重要意義。

　　清華大(da)學(xue)集成電路學(xue)院博士生(sheng)張文(wen)彬、博士后姚鵬為論文(wen)共同第一(yi)作者(zhe)，高濱、吳華強(qiang)為論文(wen)通訊(xun)作者(zhe)。

　　突破從0到1 存算一體開啟智算時代

　　早在1946年，“計(ji)(ji)算(suan)(suan)機(ji)之(zhi)父”馮·諾依曼提(ti)出并定義了計(ji)(ji)算(suan)(suan)機(ji)架(jia)構，采用(yong)二進制(zhi)的(de)編碼，由存儲器和(he)處理(li)器分別(bie)完成(cheng)數據(ju)存儲和(he)計(ji)(ji)算(suan)(suan)。但是，隨著人工智能(neng)等應用(yong)對數據(ju)存儲和(he)計(ji)(ji)算(suan)(suan)需求的(de)不斷提(ti)升，數據(ju)來回“搬運(yun)”處理(li)，耗(hao)時長，功耗(hao)大，還可(ke)能(neng)存在“交通堵塞”的(de)風險。記(ji)憶電(dian)(dian)阻器，是繼電(dian)(dian)阻、電(dian)(dian)容(rong)、電(dian)(dian)感之(zhi)后的(de)第四種電(dian)(dian)路基(ji)本元件。它可(ke)以在斷電(dian)(dian)之(zhi)后，仍能(neng)“記(ji)憶”通過(guo)的(de)電(dian)(dian)荷，被當做新型納米電(dian)(dian)子突觸器件。

　　2012年，集成電路學院教(jiao)授錢鶴(he)、吳華強團(tuan)隊開始研究用(yong)憶(yi)(yi)阻器(qi)(qi)來做(zuo)存儲，但由于憶(yi)(yi)阻器(qi)(qi)的材料器(qi)(qi)件優化和集成工(gong)藝(yi)不成熟(shu)，團(tuan)隊只能靠自(zi)己在(zai)實(shi)驗室(shi)里摸索，在(zai)一次又一次失敗(bai)的實(shi)驗中探索提高器(qi)(qi)件的一致性(xing)和良率。兩年后，清華大(da)學與中科院微電子所、北(bei)京大(da)學等單位合作，優化憶(yi)(yi)阻器(qi)(qi)的器(qi)(qi)件工(gong)藝(yi)，制備出高性(xing)能憶(yi)(yi)阻器(qi)(qi)陣列，成為(wei)我國率先實(shi)現憶(yi)(yi)阻器(qi)(qi)陣列大(da)規模(mo)集成的重要基礎(chu)。

多個憶(yi)阻器陣列芯片協同(tong)工(gong)作示(shi)意圖(tu)

　　2020年，團隊基于(yu)多(duo)陣列憶阻器(qi)，搭建了(le)(le)一(yi)(yi)個全硬件構成(cheng)的(de)完整存(cun)算(suan)一(yi)(yi)體系統，在這(zhe)個系統上高(gao)效(xiao)(xiao)運行了(le)(le)卷(juan)積神(shen)經網絡算(suan)法，成(cheng)功(gong)驗證了(le)(le)圖(tu)像(xiang)識別功(gong)能，比圖(tu)形處理(li)器(qi)芯(xin)片的(de)能效(xiao)(xiao)高(gao)兩個數量級，大(da)幅提(ti)升了(le)(le)計算(suan)設備的(de)算(suan)力，實現(xian)了(le)(le)以(yi)更小的(de)功(gong)耗和更低的(de)硬件成(cheng)本(ben)完成(cheng)復雜的(de)計算(suan)。

存算一體系統架構

　　存算(suan)一體架構(gou)，就如同“在(zai)(zai)家(jia)辦(ban)公”的(de)新型工作模式(shi)，徹底消除了(le)(le)往(wang)返通勤(qin)(qin)的(de)能量(liang)消耗，避免(mian)了(le)(le)往(wang)返通勤(qin)(qin)帶來的(de)時(shi)間延(yan)遲，還大大節約了(le)(le)辦(ban)公場(chang)所的(de)運(yun)營(ying)成本，在(zai)(zai)邊緣計(ji)算(suan)和(he)云計(ji)算(suan)中有廣泛的(de)應(ying)用前(qian)景。

　　跨越從1到75 邊緣學習加速應用探索

　　十年磨一(yi)劍，錢鶴、吳(wu)華強(qiang)帶領團隊創新設計出適用于憶阻(zu)器存(cun)算一(yi)體的(de)(de)高效片(pian)上學(xue)(xue)習(xi)(xi)的(de)(de)新型通用算法和架構，研制出全球首顆(ke)全系統集成(cheng)的(de)(de)、支(zhi)持(chi)高效片(pian)上學(xue)(xue)習(xi)(xi)的(de)(de)憶阻(zu)器存(cun)算一(yi)體芯片(pian)。相(xiang)同任務(wu)下，該(gai)芯片(pian)實現片(pian)上學(xue)(xue)習(xi)(xi)的(de)(de)能(neng)耗僅為先進(jin)工(gong)藝下專用集成(cheng)電路系統的(de)(de) 1/35，同時有望實現75倍(bei)的(de)(de)能(neng)效提升(sheng)。

憶阻器存算一體(ti)學習(xi)芯片及測試系(xi)統

　　“存(cun)算一體(ti)片上學習(xi)(xi)在實(shi)現(xian)(xian)更(geng)低(di)延遲和更(geng)小能(neng)耗(hao)的(de)(de)同時，能(neng)夠有(you)效(xiao)保護用戶隱私和數據。”姚鵬介紹，該(gai)芯片參(can)照仿生類(lei)腦(nao)處理方式(shi)，可實(shi)現(xian)(xian)不同任(ren)務的(de)(de)快速(su)“片上訓(xun)練”與“片上識(shi)別(bie)”，能(neng)夠有(you)效(xiao)完成(cheng)邊緣計算場景下的(de)(de)增量學習(xi)(xi)任(ren)務，以極低(di)的(de)(de)耗(hao)電適應新場景、學習(xi)(xi)新知識(shi)，以滿足用戶的(de)(de)個(ge)性化需求。比如(ru)，有(you)些人習(xi)(xi)慣在數字“7”的(de)(de)中間加一短橫(heng)。一開始，智能(neng)芯片并不認識(shi)這個(ge)符號，然而訓(xun)練了(le)兩(liang)三個(ge)這樣書(shu)寫的(de)(de)“7”后，它就能(neng)準確將其識(shi)別(bie)為(wei)數字“7”。

　　挑戰與機遇并存 “芯青年”展科研擔當

　　在(zai)復雜多變的(de)國際形(xing)勢下(xia)(xia)，突破“卡脖子(zi)”技術仍(reng)是(shi)(shi)當下(xia)(xia)的(de)重點(dian)。面對先進研(yan)發(fa)設備(bei)短(duan)缺等現(xian)實問(wen)題(ti)，團隊成員(yuan)都有著些(xie)(xie)許的(de)茫然(ran)，每(mei)一(yi)步走的(de)是(shi)(shi)否(fou)正確，結果(guo)能否(fou)達(da)到預(yu)期，工藝還能否(fou)更(geng)加(jia)優化(hua)……這些(xie)(xie)都是(shi)(shi)壓在(zai)每(mei)個人身上的(de)巨石。

　　首先，是技術(shu)挑戰。憶阻(zu)(zu)器(qi)芯片的(de)研(yan)發涉(she)及到(dao)材料(liao)科學(xue)(xue)、物理學(xue)(xue)、電子(zi)工(gong)(gong)程等(deng)多學(xue)(xue)科的(de)前(qian)沿知識(shi)。在諸多技術(shu)難題中，首先要解決的(de)是如何實現憶阻(zu)(zu)器(qi)件的(de)大(da)規模集成。通過大(da)量實驗和理論研(yan)究，團隊提出了架構-電路-工(gong)(gong)藝協同優化方法，為存算一體系(xi)統(tong)的(de)設計(ji)提供了指導。

　　其次，是工程挑(tiao)戰(zhan)。有了大規(gui)模(mo)集成的(de)(de)(de)工藝(yi)、關鍵的(de)(de)(de)電(dian)路設計(ji)，如(ru)何克服底(di)層多尺度非理想導致的(de)(de)(de)誤(wu)差(cha)，集合成一(yi)個高效的(de)(de)(de)系統芯(xin)片？在團(tuan)隊老師和學(xue)生的(de)(de)(de)共同努力下，研(yan)究提出適用(yong)于憶阻器存(cun)算一(yi)體的(de)(de)(de)高效片上學(xue)習的(de)(de)(de)新型通用(yong)算法和架構，完成算法優化(hua)及仿(fang)真實驗，制(zhi)備(bei)出全系統集成的(de)(de)(de)高效存(cun)算一(yi)體學(xue)習芯(xin)片，實現(xian)速度和能(neng)效的(de)(de)(de)大幅提升。

利(li)用神經啟發的憶阻器芯片進行邊緣(yuan)學習

　　“路(lu)不好走，卻(que)意義非凡，它是(shi)當前(qian)(qian)全(quan)球(qiu)高(gao)科技領域(yu)較量(liang)的重要(yao)戰場。”高(gao)濱認為(wei)，芯片研究是(shi)一件久久為(wei)功的事情(qing)，前(qian)(qian)方(fang)找不到的突(tu)破口，卻(que)能在日積月累的研究學習中獲得。張文(wen)彬、姚鵬作為(wei)學術(shu)論文(wen)的第(di)一作者，博士期間接觸(chu)了大量(liang)如(ru)半導體、微電子(zi)、軟件算法(fa)和(he)(he)類(lei)腦計算等(deng)不同(tong)方(fang)向的科研知識(shi)，積累了豐碩的研發成果和(he)(he)豐富的工(gong)程(cheng)建設(she)經(jing)驗。

團隊合影(ying)，第一排從左到右依(yi)次(ci)為(wei)：高濱(bin)、吳華強(qiang)、錢鶴、唐建(jian)石、潘(pan)立(li)陽(yang)；第二排從左到右依(yi)次(ci)為(wei)：張清天、何虎、姚鵬、郝(hao)鎮(zhen)齊、張志剛(gang)、伍冬。

　　從無(wu)到(dao)有(you)、從弱到(dao)強。在科(ke)研這條(tiao)沒有(you)捷徑的路上，“芯(xin)青年(nian)”們無(wu)數次制備(bei)觀(guan)察后放棄，又在無(wu)數次歸零后重新開(kai)始，跨越一(yi)座又一(yi)座險峰。放眼(yan)未來，吳華強希望團隊的方案、技術能夠走出實驗室，切切實實推動科(ke)研成果轉化(hua)，致(zhi)力服務(wu)國家所需、社(she)會所需。